共计 1334 个字符，预计需要花费 4 分钟才能阅读完成。
背景痛点分析
Buck 电路作为最常见的 DC-DC 拓扑之一，实际应用中常因参数选型不当引发以下问题：
- 效率骤降 ：电感饱和导致 MOSFET 开关损耗激增，实测效率可能从 95% 跌至 80%
- 输出振荡 ：输出电容 ESR 过大造成负载瞬态响应超调，示波器可见电压毛刺达 200mV 以上
- EMI 超标 ：开关节点振铃（ringing）幅度超过 MOSFET 耐压值的 30%，辐射测试 Fail
以 12V 转 5V/3A 电路为例，当电感值误选为 4.7μH（实际需 10μH）时，开关频率 500kHz 下电流纹波 ΔIL 将从理论值 0.3A 增大到 0.64A，直接触发 DCM 模式。
核心参数计算
电感选型三步法
-
纹波电流计算 ：
ΔI_L = \frac{(V_{in}-V_{out})×D}{f_{sw}×L}建议取输出电流的 20%-40%（例如 3A 输出选 ΔIL=0.6A-1.2A）
-
饱和电流校验 ：
B_{max} = \frac{L×I_{peak}}{N×A_e} < 0.3T（铁氧体）某品牌 CDRH104R 电感参数：Ae=12.5mm²，N= 5 匝，实测饱和电流 8A
-
损耗估算 ：
- 铜损：
P_{cu} = I_{rms}^2×R_{dc} - 铁损：
P_{fe} ≈ k×f_{sw}^{1.3}×B_{max}^{2.5}
电容选择关键点
-
输入电容 ：
C_{in} > \frac{I_{out}×D×(1-D)}{f_{sw}×ΔV_{in}}实测案例：采用 2 颗 10μF X7R 陶瓷电容并联，ESR 从单颗 3mΩ 降至 1.5mΩ
-
输出电容 ：
ESR < \frac{ΔV_{out}}{ΔI_L}当要求纹波 50mV 时，ESR 需 <50mΩ（负载 3A 情况下）
工程实现细节
LTspice 仿真要点
* Buck 电路网表示例
V1 IN 0 DC 12
L1 SW OUT 10u Rser=50m
M1 SW IN 0 0 NMOS Rds=30m
D1 0 SW MBRB20100
Cout OUT 0 22u Rser=20m
X1 SW DRV LT1070
.tran 0 5m 0 1u
.meas Vout AVG V(OUT) FROM 3m TO 5m 关键设置 ：
1. MOSFET 需添加 Rds 参数（实测型号 IPD90N04S4 为 32mΩ@25℃）
2. 电感设置串联电阻模拟 DCR
3. 瞬态分析步长取开关周期的 1 /100（500kHz 对应 2ns）
PCB 布局避坑指南
- 功率环路最小化 ：
- 输入电容→MOSFET→电感→输出电容的路径总长 <15mm
-
某 6 层板实测：环路面积从 200mm²缩减到 80mm²后，辐射噪声降低 6dB
-
地分割策略 ：
- 功率地（PGND）与信号地（SGND）单点连接
- 使用 0Ω 电阻方便测试时断开
验证与调试
实测 vs 仿真对比
| 参数 | 仿真值 | 实测值 | 误差 |
|---|---|---|---|
| 效率 @2A | 93.2% | 91.7% | 1.6% |
| 纹波电压 | 48mV | 53mV | 10% |
| 开关损耗 | 0.8W | 0.95W | 18% |
调试技巧 ：
1. 用电流探头观察电感电流波形，饱和时会出现明显畸变
2. 红外热像仪扫描 MOSFET 温度，110℃以上需检查驱动电路
经验总结
- 电感值宁大勿小：实际可用值比计算值大 30%，但不可小于计算值
- 电容 ESR 优先于容值：低 ESR 陶瓷电容并联优于单颗大电解电容
- 开关频率权衡：500kHz-1MHz 适合空间受限场景，100-300kHz 更适合高效率需求
下次设计可尝试：
– 使用耦合电感减少输入电流纹波
– 添加 RC snubber 电路抑制开关振铃
正文完
