BNN神经网络在FPGA上的高效部署：从原理到实践

1次阅读

没有评论

共计 1812 个字符，预计需要花费 5 分钟才能阅读完成。

二值神经网络（BNN）通过将权重和激活值二值化为 +1/-1，大幅降低了模型的计算复杂度和存储需求。这使得 BNN 成为边缘计算设备的理想选择，特别是在资源受限的场景下。然而，将 BNN 部署到 FPGA 上仍面临几个主要挑战：

资源利用率问题 ：虽然 BNN 减少了计算量，但传统的 FPGA 实现可能无法充分利用其位级并行性，导致资源浪费。
时钟频率限制 ：由于位运算的并行性，设计不当可能导致关键路径过长，限制整体时钟频率。
内存带宽瓶颈 ：BNN 的权重和激活值虽然是 1 -bit，但如何高效地从内存中加载和存储这些数据仍需优化。

常见的 BNN 架构包括 XNOR-Net 和 DoReFa-Net，它们在 FPGA 上的适用性有所不同：

XNOR-Net：
使用 XNOR 和 popcount 操作替代传统乘法累加（MAC）
更适合 FPGA 实现，因为 XNOR 操作可以直接映射到 LUT 资源
在 FPGA 上可以实现高度并行化
DoReFa-Net：
采用更复杂的量化策略
需要额外的位宽转换逻辑
在 FPGA 上实现时资源开销较大

对于大多数 FPGA 应用，XNOR-Net 是更优的选择，因为它能更好地利用 FPGA 的位级并行性。

BNN 的核心是位运算单元，主要包括 XNOR 和 popcount 操作。以下是一个优化的 XNOR 卷积层设计：

输入特征图和权重都被二值化为 1 -bit
使用 XNOR 操作代替乘法
通过 popcount 计算 1 的个数，相当于求和

为了提高吞吐量，可以采用以下优化策略：

展开循环 ：将卷积操作展开为并行计算
流水线设计 ：将计算分为多个阶段，提高时钟频率
数据复用 ：充分利用输入数据的空间局部性

BNN 的内存访问模式可以通过以下方式优化：

使用乒乓缓冲（ping-pong buffer）重叠计算和数据传输
将权重和激活值打包存储，减少内存访问次数
采用位掩码技术高效加载 1 -bit 数据

以下是一个 XNOR 卷积层的 Verilog 实现关键部分：

module xnor_conv_layer #(
    parameter INPUT_WIDTH = 8,
    parameter OUTPUT_WIDTH = 8,
    parameter KERNEL_SIZE = 3
) (
    input wire clk,
    input wire rst_n,
    input wire [INPUT_WIDTH-1:0] in_data,
    input wire [KERNEL_SIZE*KERNEL_SIZE-1:0] weight,
    output reg [OUTPUT_WIDTH-1:0] out_data
);

    // XNOR 操作
    wire [KERNEL_SIZE*KERNEL_SIZE-1:0] xnor_result;
    genvar i;
    generate
        for (i = 0; i < KERNEL_SIZE*KERNEL_SIZE; i = i + 1) begin
            assign xnor_result[i] = ~(in_data[i] ^ weight[i]);
        end
    endgenerate

    // popcount 计算
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n) begin
            out_data <= 0;
        end else begin
            out_data <= $countones(xnor_result);
        end
    end

endmodule

在实际 FPGA 实现中，我们对设计进行了综合和实现：