如何设计高性能cascode型带隙基准测试电路：从原理到工程实现

1次阅读

没有评论

共计 1202 个字符，预计需要花费 4 分钟才能阅读完成。

伯克利 BSIM 模型描述的 MOSFET 漏极电流公式为：

$$I_D = \mu C_{ox} \frac{W}{L} \left[(V_{GS}-V_{th})V_{DS} – \frac{1}{2}V_{DS}^2\right]$$

传统带隙基准利用双极晶体管基极 - 发射极电压 ($V_{BE}$) 的负温度系数 (CTAT) 与热电压 ($V_T=kT/q$) 的正温度系数 (PTAT) 实现补偿。补偿条件为：

$$V_{REF} = V_{BE} + K \cdot V_T$$

其局限性主要表现在：

电源抑制比 (PSRR) 通常仅有 40-60dB
输出阻抗受限于简单电流镜结构
工艺角波动导致 $V_{BE}$ 和 $\beta$ 参数漂移

小信号等效电路推导可得 PSRR 增强因子：

$$PSRR_{cascode} \approx g_{m2}r_{o2}(g_{m1}r_{o1})$$

其中 $M_1$ 为共源级，$M_2$ 为共栅级。

允许更高输出电压摆幅
偏置网络与信号路径隔离
通过交叉耦合补偿寄生极点

![电路框图]
(此处应插入带偏置网络的完整电路示意图，包含：
– PTAT 电流核心
– Cascode 电流镜
– 温度补偿网络
– 启动电路)

确定目标电流密度 $J_D$
从工艺 PDK 提取 $g_m/I_D$ vs $V_{GS}$ 曲线
选择适中的反型系数(IC=1-10)
验证跨导效率 $g_m/I_D$ 的工艺鲁棒性

关键设计要点：

采用衬底 PNP 实现零温度系数偏置
启动后完全断开避免干扰
增加滞后比较防止振荡

* Cascode Bandgap Reference
.options post=2 nomod
.include "tsmc18.lib"

* PTAT Core
M1 1 1 0 0 nmos l=0.5u w=10u
M2 2 1 0 0 nmos l=0.5u w=10u
Q1 1 0 3 pnp
Q2 2 0 4 pnp area=8

* Cascode Mirror
M3 5 3 1 1 nmos l=0.5u w=20u
M4 6 4 2 2 nmos l=0.5u w=20u
...

* Corner Analysis
.alter FF
.lib "tsmc18_ff.lib"
.alter SS
.lib "tsmc18_ss.lib"

*monte carlo
.param mc_run=100
.dc monte=mc_run