83编码器Verilog仿真代码实现与优化：从设计到验证的全流程解析

1次阅读

共计 2026 个字符，预计需要花费 6 分钟才能阅读完成。

83 编码器（8 线 - 3 线编码器）是一种常见的数字电路组件，用于将 8 个输入信号编码为 3 位二进制输出。它在数字系统中广泛应用，例如键盘扫描、优先级编码等场景。基本工作原理是：当 8 个输入线中的某一条为有效电平时（通常为高电平），输出对应的 3 位二进制编码。需要注意的是，83 编码器是一种优先级编码器，当多个输入同时有效时，输出优先级最高的输入对应的编码。

下面是一个模块化设计的 83 编码器 Verilog 实现代码。这个设计考虑了可综合性和可读性，并添加了详细注释：

module encoder_8to3 (input [7:0] in,    // 8 位输入信号
    output reg [2:0] out,  // 3 位编码输出
    output reg valid   // 有效信号，当任一输入有效时为 1
);

// 优先级编码器实现
// 输入 in[7]具有最高优先级，in[0]最低
always @(*) begin
    valid = 1'b1;
    casex(in)
        8'b1xxxxxxx: out = 3'b111; // in[7]有效
        8'b01xxxxxx: out = 3'b110; // in[6]有效
        8'b001xxxxx: out = 3'b101; // in[5]有效
        8'b0001xxxx: out = 3'b100; // in[4]有效
        8'b00001xxx: out = 3'b011; // in[3]有效
        8'b000001xx: out = 3'b010; // in[2]有效
        8'b0000001x: out = 3'b001; // in[1]有效
        8'b00000001: out = 3'b000; // in[0]有效
        default: begin
            out = 3'b000;
            valid = 1'b0; // 无有效输入
        end
    endcase
end

endmodule

为了验证 83 编码器的功能，我们需要搭建一个测试平台(testbench)。以下是测试平台的关键部分：

module tb_encoder_8to3;
    reg [7:0] in;
    wire [2:0] out;
    wire valid;

    // 实例化被测设计
    encoder_8to3 uut (.in(in), .out(out), .valid(valid));

    initial begin
        // 初始化输入
        in = 8'b00000000;

        // 测试所有单输入有效的情况
        #10 in = 8'b00000001; // in[0]
        #10 in = 8'b00000010; // in[1]
        #10 in = 8'b00000100; // in[2]
        #10 in = 8'b00001000; // in[3]
        #10 in = 8'b00010000; // in[4]
        #10 in = 8'b00100000; // in[5]
        #10 in = 8'b01000000; // in[6]
        #10 in = 8'b10000000; // in[7]

        // 测试优先级功能
        #10 in = 8'b00001100; // in[3]和 in[2]同时有效
        #10 in = 8'b10100000; // in[7]和 in[5]同时有效

        // 测试无输入有效的情况
        #10 in = 8'b00000000;

        #10 $finish;
    end
endmodule

仿真波形分析要点：