FPGA实战：使用Quartus II IP核生成ROM实现波形输出与SignalTap II验证

1次阅读

没有评论

共计 1861 个字符，预计需要花费 5 分钟才能阅读完成。

在 FPGA 开发中，波形生成是常见需求，比如用于 DDS 信号发生器、模拟传感器输出等。传统手动编写波形代码的方法存在几个明显问题：

存储资源占用大：每个采样点都需要单独定义，尤其高精度波形会快速消耗 FPGA 的存储资源
波形精度受限：手动编码难以实现高精度波形，特别是复杂的正弦波等
调试困难：波形数据在综合后被优化，实际运行时难以观察原始波形数据
修改不便：更改波形需重新修改代码并综合，开发周期长

FPGA 中实现波形输出主要有三种方案：

LUT 实现
优点：逻辑简单，延迟低
缺点：仅适合简单波形，资源利用率低
DDS 核
优点：专业波形生成，频率可调
缺点：配置复杂，灵活性差
ROM 核
优点：资源占用少，波形数据可任意定义
缺点：需要额外初始化数据文件

对于大多数应用场景，ROM 核方案在资源占用和灵活性上具有明显优势，特别是当需要多种波形或自定义波形时。

在 Quartus II 中打开 IP Catalog（Tools -> IP Catalog）
搜索并选择 ”ROM:1-PORT”
配置存储器参数：
数据宽度：8-32 位，根据所需精度选择
存储深度：256-4096，决定波形点数
时钟类型：单时钟
输出寄存器：勾选以提高时序性能

.mif 文件格式示例（正弦波）：

DEPTH = 256;           % 存储深度
WIDTH = 8;             % 数据宽度
ADDRESS_RADIX = DEC;   % 地址格式
DATA_RADIX = DEC;      % 数据格式
CONTENT
BEGIN
0:128;
1:131;
...                    % 正弦数据
255:125;
END

Python 生成正弦波数据示例：

import math

depth = 256
width = 8
amplitude = 127

with open('sine_wave.mif', 'w') as f:
    f.write(f"DEPTH = {depth};\n")
    f.write(f"WIDTH = {width};\n")
    f.write("ADDRESS_RADIX = DEC;\n")
    f.write("DATA_RADIX = DEC;\n")
    f.write("CONTENT\n")
    f.write("BEGIN\n")

    for i in range(depth):
        value = int(amplitude * math.sin(2 * math.pi * i / depth) + amplitude)
        f.write(f"{i}:{value};\n")

    f.write("END\n")

采样深度：根据波形周期选择，通常 2 - 4 个完整波形周期
触发条件：建议使用上升沿触发
信号分组：将相关信号（如地址、数据、控制）分组显示
采样时钟：使用系统时钟或专门的采样时钟

module wave_generator(
    input wire clk,
    input wire rst_n,
    output wire [7:0] wave_out
);

reg [7:0] addr;

// ROM 实例化
rom_1port rom_inst(.address(addr),
    .clock(clk),
    .q(wave_out)
);

// 地址计数器
always @(posedge clk or negedge rst_n) begin
    if (!rst_n)
        addr <= 8'd0;
    else
        addr <= addr + 1;
end

endmodule