从原理到实践：如何级联8-3编码器实现16-4编码器

1次阅读

共计 1561 个字符，预计需要花费 4 分钟才能阅读完成。

编码器是数字系统中的基础组件，用于将多个输入信号转换为更紧凑的二进制编码。在数据处理、地址译码和优先级判断等场景中，编码器的高效实现直接影响系统性能。16- 4 编码器能够处理 16 个输入信号，输出 4 位二进制编码，但直接设计这样的电路可能复杂且效率不高。级联两个 8 - 3 编码器是一种常见的优化方案，既能复用成熟设计，又能简化电路实现。

单独设计 16- 4 编码器
优点：逻辑集中，延迟较低。
缺点：电路复杂，设计周期长，调试困难。
级联 8 - 3 编码器方案
优点：复用现有模块，设计简单，易于调试。
缺点：引入额外延迟，需要处理级联信号。

级联两个 8 - 3 编码器的核心思想是将高 8 位和低 8 位输入分别接入两个 8 - 3 编码器，然后通过一个或门组合它们的输出，并生成最高位（MSB）信号。具体连接方式如下：

低 8 位输入（D0-D7）接入第一个 8 - 3 编码器（Encoder A）。
高 8 位输入（D8-D15）接入第二个 8 - 3 编码器（Encoder B）。
Encoder A 和 Encoder B 的输出通过或门生成低 3 位编码（Y0-Y2）。
Encoder B 的使能输出（EO）作为最高位编码（Y3），表示高 8 位是否有有效输入。

D15-D8	D7-D0	Y3	Y2	Y1	Y0
无有效	有效	0	Encoder A 输出
有效	任意	1	Encoder B 输出

输入信号稳定性 ：确保输入信号在编码器采样窗口内稳定，避免毛刺。
级联延迟 ：Encoder B 的 EO 信号作为 Y3，需考虑其传播延迟对整体时序的影响。

module encoder_8to3 (input [7:0] D,
    output reg [2:0] Y,
    output reg EO
);
    always @(*) begin
        casez (D)
            8'b00000001: Y = 3'b000;
            8'b0000001?: Y = 3'b001;
            8'b000001??: Y = 3'b010;
            // 其他编码省略
            default: Y = 3'b000;
        endcase
        EO = (D == 8'b0);
    end
endmodule

module encoder_16to4 (input [15:0] D,
    output [3:0] Y
);
    wire [2:0] Y_low, Y_high;
    wire EO_high;

    encoder_8to3 encoder_low (.D(D[7:0]), .Y(Y_low), .EO());
    encoder_8to3 encoder_high (.D(D[15:8]), .Y(Y_high), .EO(EO_high));

    assign Y[2:0] = EO_high ? Y_low : Y_high;
    assign Y[3] = ~EO_high;
endmodule