C编码器中断处理：从原理到高可靠性的实现方案

1次阅读

共计 1624 个字符，预计需要花费 5 分钟才能阅读完成。

用示波器捕获编码器信号时，传统中断处理会出现明显的脉冲丢失现象。当两次中断间隔小于 ISR 执行时间时，第二个脉冲的上升沿会被完全忽略。下图是实测的异常波形：

黄色通道：原始编码器脉冲信号
蓝色通道：中断服务程序触发信号
红色箭头：未处理的中断事件

轮询方案
优点：实现简单，无上下文切换开销
缺点：CPU 占用率 100%，响应延迟不可控
实测数据：在 STM32F407@168MHz 下，轮询间隔 1μs 时 CPU 温度上升 27℃
中断嵌套方案
优点：可处理高频率中断
缺点：堆栈使用量指数增长，容易引发 HardFault
RTOS 测试：FreeRTOS 中每次上下文切换额外消耗 1.2μs
DMA 方案
优点：零 CPU 干预，适合高速数据流
缺点：配置复杂，需要硬件支持
内存开销：每个 DMA 通道需要至少 256 字节描述符

// ARMv7- M 架构实现
typedef struct {
    _Atomic uint32_t head;  // C11 原子变量
    _Atomic uint32_t tail;
    uint8_t buffer[256];
} ring_buf_t;

#define MEMORY_BARRIER() __asm volatile("dmb" ::: "memory")

关键点：
– 使用__atomic 内置函数替代传统关中断
– 内存屏障确保操作顺序性
– 缓冲区大小设为 2 的幂次方加速取模运算

// Cortex-M NVIC 优先级分组
NVIC_SetPriorityGrouping(3); // 4bit 抢占优先级
NVIC_SetPriority(EXTI0_IRQn, 0); // 最高优先级
NVIC_SetPriority(SysTick_IRQn, 15); // 最低优先级

策略：
– 关键硬件中断设为最高优先级
– 软件任务使用 SVCall 异常触发
– 通过 BASEPRI 寄存器实现临界区

// 符合 MISRA-C:2012 规范的 ISR
__attribute__((interrupt("IRQ"))) void EXTI0_IRQHandler(void)
{static enum { IDLE, COLLECTING} state = IDLE;

    /* 清除中断标志 */
    EXTI->PR = EXTI_PR_PR0;

    switch(state) {
        case IDLE:
            if(传感器启动条件) state = COLLECTING;
            break;

        case COLLECTING:
            ring_buf_put(&g_buf, GPIO_ReadInputData(GPIOA));
            if(缓冲区满) state = IDLE;
            break;
    }
}

总延迟 = 硬件延迟 + 最大 ISR 执行时间 + 上下文保存时间

在 Cortex-M4 上典型值：
– 硬件延迟：12 周期（固定）
– 上下文保存：24 周期（8 个寄存器）
– 编译器优化影响：
– -O0：平均多消耗 47% 周期
– -Os：最佳代码密度

WFI 指令进入低功耗
外部中断触发唤醒
6 个时钟周期后恢复执行

ISR 限制 ：
禁止调用 malloc/printf 等库函数
避免浮点运算（除非启用 FPU 上下文保存）
多核缓存 ：
使用 D -Cache 维护操作 SCB_CleanDCache_by_Addr
共享变量添加 __attribute__((section(".shared_ram")))

volatile 用法 ：

// 正确用法
volatile uint32_t *reg = (uint32_t*)0x40021000;

// 错误用法：过度修饰结构体
typedef volatile struct {  // 不推荐
    uint32_t a;
    uint32_t b;
} bad_volatile_t;

动态优先级调整框架可考虑：
1. 使用 SVCall 异常作为优先级代理
2. 通过 MPU 保护中断向量表
3. 运行时更新 NVIC_IPRx 寄存器

这种方案在电机控制中特别有用，可以根据转速动态调整编码器中断优先级。

正文完