编码器信号波形解析：从a+b+z+到a-b-z-的底层实现与避坑指南

1次阅读

共计 1450 个字符，预计需要花费 4 分钟才能阅读完成。

在电机控制、CNC 机床等工业场景中，增量式编码器（Incremental Encoder）的 A /B/ Z 相信号是位置反馈的核心。但实际应用中常遇到：

信号衰减 ：长距离传输时，单端信号（a+/b+/z+）幅值下降导致 FPGA 无法识别边沿
电磁干扰 ：变频器、继电器等设备产生的噪声叠加在信号线上，引发错误计数
相位偏移 ：A/ B 相 90°相位关系因线路延迟被破坏，方向判断失效

抗干扰能力
差分信号（a-/b-/z-）通过互补线对抵消共模噪声，信噪比提升 20dB 以上
单端信号受地环路影响大，易引入工频干扰
传输距离
RS422 标准的差分信号可稳定传输 100 米（@10Mbps）
单端信号超过 5 米就可能需要中继放大
硬件成本
差分方案需专用收发器（如 AM26LS32），BOM 成本增加约 $0.5/ 通道
单端信号直接连接 MCU GPIO，但后续故障维护成本更高

[施密特触发器电路图]
Vin───┬───R1───┬───> Vout
      │        │
      Zener    Schmitt Trigger IC
      Diode    (如 74HC14)

– 关键参数：
– 迟滞电压（Hysteresis）建议设为 200mV
– ESD 保护二极管选型需满足 IEC61000-4-2 Level4

module quadrature_decoder (
  input clk_50M,
  input a_diff, b_diff,  // 差分输入经过 LVDS 接收器
  output reg [31:0] count
);
  // 跨时钟域同步
  reg [2:0] a_sync, b_sync;
  always @(posedge clk_50M) begin
    a_sync <= {a_sync[1:0], a_diff};
    b_sync <= {b_sync[1:0], b_diff};
  end

  // 消抖逻辑（debounce）wire a_clean = (a_sync[2] & a_sync[1]) | (a_sync[1] & a_sync[0]);
  wire b_clean = (b_sync[2] & b_sync[1]) | (b_sync[1] & b_sync[0]);

  // 方向判断状态机
  parameter IDLE = 2'b00;
  reg [1:0] state;
  always @(posedge clk_50M) begin
    case(state)
      IDLE: if(a_clean) state <= 2'b01;
      // 其他状态转换...
    endcase
  end
endmodule