8-3优先编码器波形图：原理剖析与FPGA实现指南

1次阅读

共计 1654 个字符，预计需要花费 5 分钟才能阅读完成。

在数字系统设计中，当多个输入信号同时有效时，普通编码器会出现输出不确定性问题。比如电梯控制系统中有多个楼层呼叫信号，若采用普通编码器，可能因信号竞争导致逻辑错误。这种情况下，优先编码器通过预先定义的优先级规则，确保高优先级信号总能获得正确编码输出。

普通编码器要求输入信号必须互斥，而优先编码器允许同时有多个有效输入，其特点包括：

优先级固定（通常 D7 最高，D0 最低）
输出为最高优先级有效输入的编码
附加使能输出端表示是否有有效输入

8- 3 优先编码器的真值表特性：

输入 D7-D0	输出 A2-A0	有效标志 EO
1XXXXXXX	111	0
01XXXXXX	110	0
…	…	…
00000000	XXX	1

module priority_encoder_8to3 (input [7:0] din,
    output reg [2:0] dout,
    output reg valid
);
// 优先级编码逻辑
always @(*) begin
    casex(din)
        8'b1xxxxxxx: begin dout=3'b111; valid=1'b0; end
        8'b01xxxxxx: begin dout=3'b110; valid=1'b0; end
        8'b001xxxxx: begin dout=3'b101; valid=1'b0; end
        8'b0001xxxx: begin dout=3'b100; valid=1'b0; end
        8'b00001xxx: begin dout=3'b011; valid=1'b0; end
        8'b000001xx: begin dout=3'b010; valid=1'b0; end
        8'b0000001x: begin dout=3'b001; valid=1'b0; end
        8'b00000001: begin dout=3'b000; valid=1'b0; end
        default:     begin dout=3'b000; valid=1'b1; end // 无有效输入
    endcase
end
endmodule

module priority_encoder_8to3_pipelined (
    input clk,
    input [7:0] din,
    output reg [2:0] dout,
    output reg valid
);
// 流水线寄存器减少关键路径
reg [7:0] din_reg;
always @(posedge clk) begin
    din_reg <= din;

    casex(din_reg)
        8'b1xxxxxxx: begin dout<=3'b111; valid<=1'b0; end
        // ... 其他优先级判断...
        default:     begin dout<=3'b000; valid<=1'b1; end
    endcase
end
endmodule

在仿真波形中需要重点关注：