74148优先编码器从入门到实战：核心原理与FPGA实现指南

1次阅读

没有评论

共计 1970 个字符，预计需要花费 5 分钟才能阅读完成。

在数字系统设计中，经常会遇到多个信号源同时请求处理器响应的情况。比如一个系统有 8 个中断源，当多个中断同时发生时，处理器需要根据预设的优先级来决定先处理哪个中断。传统软件轮询方案存在明显缺陷：

响应速度慢：需要逐个查询每个中断源状态
占用 CPU 资源：轮询过程消耗处理器周期
确定性差：高优先级中断可能被延迟处理

硬件优先级编码器 (如 74148) 完美解决了这些问题：

并行处理：所有输入信号同时被监测
即时响应：输入变化到输出稳定仅需几十纳秒
确定性：优先级顺序由硬件电路固定

74148 是经典的 8 线 - 3 线优先级编码器，其核心特性包括：

低有效输入：输入信号 0 表示有效请求
优先级固定：I7 最高优先级，I0 最低
扩展能力：支持多片级联增加输入通道

真值表解析（部分关键状态）：

输入(I7-I0)	输出(Y2-Y0)	EO	GS
11111111	111	1	1
0xxxxxxx	000	1	0
10xxxxxx	001	1	0
…	…	…	…
11111110	111	0	0

关键引脚说明：

EI（Enable Input）：整个芯片的使能端
EO（Enable Output）：级联时连接下一片的 EI
GS（Group Select）：有有效输入时置 0

以下是一个完整的功能实现，包含优先级处理和级联支持：

module pri_encoder_8to3 (input [7:0] din,    // 低有效输入
    input ei,           // 使能输入
    output reg [2:0] y, // 二进制编码输出
    output eo,          // 使能输出(级联用)
    output gs           // 组选择信号
);

always @(*) begin
    if (!ei) begin
        y = 3'b111;    // 芯片被禁用
    end else begin
        casex (din)     // 优先级编码
            8b0xxxxxxx: y = 3b000;
            8b10xxxxxx: y = 3b001;
            8b110xxxxx: y = 3b010;
            8b1110xxxx: y = 3b011;
            8b11110xxx: y = 3b100;
            8b111110xx: y = 3b101;
            8b1111110x: y = 3b110;
            8b11111110: y = 3b111;
            default:    y = 3b111; // 无有效输入
        endcase
    end
end

assign gs = !(|din);       // 有任一输入有效时置 0
assign eo = !(ei & !gs);   // 级联控制逻辑

endmodule

// 测试最高优先级
initial begin
    din = 8b01111111; #10;
    assert(y==3b000) else $error("Priority test failed");
end

// 测试无输入情况
initial begin
    din = 8b11111111; #10;
    assert(y==3b111 && gs==1) else $error("No-input test failed");
end

set_max_delay -from [get_pins din[*]] -to [get_pins y[*]] 2.5ns
set_max_delay -from [get_pins ei] -to [get_pins eo] 1.8ns

在编码器输出后增加一级寄存器
采用格雷码输出再转换
添加小型滤波电路（适用于低速场景）

浮空输入处理：
所有未使用的输入引脚必须接上拉电阻
在 FPGA 中设置默认上拉：(* pullup *) input [7:0] din;
级联注意事项：
确保前一片的 EO 连接后一片的 EI
级联延迟累积需要重新计算时序
推荐使用同步使能信号控制多片工作

// 验证优先级顺序
property prio_check;
    @(posedge clk) disable iff(!rst_n)
    (din[7]==0) |-> (y==3b000);
endproperty

assert property(prio_check) else $error("Priority violation");

// 验证输出唯一性
covergroup encoder_cg;
    coverpoint y {bins valid[] = {[0:7]};
        illegal_bins invalid = default;
    }
endgroup

对于现代 FPGA 设计，推荐两种实现方式：