16-4线编码器入门指南：从基础原理到FPGA实现

1次阅读

共计 1892 个字符，预计需要花费 5 分钟才能阅读完成。

在数字系统中，经常需要将多个输入信号转换为更紧凑的二进制编码。比如键盘扫描电路中，16 个按键需要生成 4 位地址码。传统的开关矩阵方式需要大量连线，而编码器可以用少量输出线实现相同功能。

传统开关矩阵痛点 ：
需要 N×M 根连线（N 为输入数，M 为输出数）
信号传输路径长，延迟大
无法自动处理多个同时有效的输入

普通编码器要求任何时候只能有一个输入有效，而 16- 4 线优先级编码器可以：

优先级处理 ：当多个输入同时有效时，只响应最高优先级的输入（通常 D15 优先级最高，D0 最低）
输出特性 ：
4 位二进制编码输出（0000~1111）
附加使能输出信号（EO）指示是否有有效输入

module encoder_16to4 (input [15:0] din,
    output reg [3:0] dout,
    output reg eo
);
// 优先级编码：din[15] 优先级最高
always @(*) begin
    casez (din)  // casez 支持 z 和? 通配符
        16'b1???????????????: dout = 4'b1111;
        16'b01??????????????: dout = 4'b1110;
        // ... 中间省略 12 个 case ...
        16'b0000000000000001: dout = 4'b0000;
        default: dout = 4'b0000;
    endcase
    eo = (din != 16'b0);  // 当输入非零时使能
end
endmodule

module encoder_16to4_behavioral (input [15:0] din,
    output reg [3:0] dout,
    output reg eo
);
// 通过 if-else 实现优先级
always @(*) begin
    if (din[15]) dout = 4'b1111;
    else if (din[14]) dout = 4'b1110;
    // ... 中间省略 12 个 else-if ...
    else if (din[0]) dout = 4'b0000;
    else dout = 4'b0000;

    eo = |din;  // 位或运算替代不等于比较
end
endmodule

测试平台需要覆盖以下场景：

无输入有效时 EO 应为低
单个输入有效时的编码输出
多个输入同时有效时的优先级响应
所有输入有效时的极端情况

波形截图位置示意：

（实际使用时替换为真实截图）

# XDC 约束示例
create_clock -period 10 [get_ports clk]
set_input_delay 2 -clock clk [get_ports din*]
set_output_delay 1 -clock clk [get_ports {dout eo}]

LUT（查找表）合并 ：
使用 case 语句比 if-else 更节省 LUT 资源
Vivado 综合属性：(* use_carry_chain = "yes" *)
避免锁存器 ：
组合逻辑 always 块中确保所有分支赋值
默认情况必须处理（如 case 中的 default）

问题 1 ：综合后出现锁存器
– 原因：组合逻辑存在未覆盖的分支
– 解决：补全所有可能的条件分支

问题 2 ：优先级冲突
– 现象：多个输入有效时输出编码错误
– 检查：确认 casez 语句或 if-else 顺序与设计一致

问题 3 ：跨时钟域问题
– 当输入信号来自不同时钟域时：
– 添加两级同步寄存器
– 使用握手协议处理异步信号

将模块改造为参数化设计：

module generic_encoder #(
    parameter WIDTH_IN = 16,
    parameter WIDTH_OUT = $clog2(WIDTH_IN)
)(input [WIDTH_IN-1:0] din,
    output reg [WIDTH_OUT-1:0] dout,
    output reg eo
);
// 使用 generate 语句自动构建优先级逻辑
generate
    if (WIDTH_IN == 16) begin
        // 16- 4 专用实现
    end else begin
        // 通用实现
    end
endgenerate
endmodule

在 Artix-7 FPGA 上的资源对比：